中国上海，2022年6月23日——楷登电子（美国Cadence公司，NASDAQ：CDNS）今日宣布，其面向TSMC N7、N6和N5工艺技术PCI Express®（PCIe®）5.0规范的PHY和控制器IP在4月举行的业界首次PCIe 5.0规范合规认证活动中通过了PCI-SIG®的认证测试。Cadence®解决方案经过充分测试，符合PCIe 5.0技术的32GT/s全速要求。该合规计划为设计者提供测试程序，用以评估系统级芯片（SoC）设计的PCIe 5.0接口是否会按预期运行。

　　面向PCIe 5.0技术的Cadence IP包括PHY、配套控制器和验证IP（VIP），主要用于高带宽超大规模计算、网络和存储应用的系统级芯片设计。利用Cadence针对PCIe 5.0架构的PHY和控制器子系统，客户可以设计出功耗极低的系统级芯片，并加快产品上市速度。

　　“我们很高兴看到Cadence面向TSMC先进工艺的全系列IP产品实现PCIe 5.0协议合规性。”TSMC设计基础设施管理部副总裁Suk Lee表示，“我们与Cadence的持续密切合作将帮助双方客户满足严格的功耗和性能要求，并借助基于TSMC先进技术带来的领先设计解决方案来加速芯片创新。”

　　“凭借经过客户验证的最低功耗，符合PCIe 5.0规范的Cadence PHY和控制器IP使客户能够开发出极其节能的系统级芯片。”Cadence公司全球副总裁兼IP部总经理Sanjive Agarwala表示，“通过我们的多通道片上子系统解决方案，我们的客户可以看到在与其目标应用相匹配的外形尺寸中实现了IP合规性。”

　　“面向PCIe 5.0规范的Cadence PHY和控制器测试芯片在Xgig训练器和分析仪平台上进行的合规性测试中表现出色，与之前进行的测试结果一致。”VIAVI Solutions实验室和产品业务部高级副总裁兼总经理Tom Fawcett表示，“Cadence在高带宽超大规模SoC IP方面处于领先地位，他们在PCI-SIG合规活动中的成功记录表明他们对其解决方案和整个技术的持续信心。”

　　“英特尔致力于通过开放的PCI Express标准进行全行业创新和严格的兼容性测试。”英特尔公司技术计划总监Jim Pappas表示，“Cadence最新的PHY和控制器IP展示了他们对PCIe 5.0性能和与我们第12代英特尔酷睿和第4代英特尔至强可扩展平台互操作性的承诺。”

　　“作为PCI-SIG的长期成员，Cadence为PCIe技术的发展作出了很大的贡献。”PCI-SIG主席Al Yanes表示，“Cadence积极参与该合规计划，帮助推动PCIe架构的不断普及。”

　　面向PCIe 5.0架构的Cadence IP支持Cadence的智能系统设计（Intelligent System Design™）策略，助力实现卓越的先进节点系统级芯片设计。面向TSMC N7、N6和N5工艺技术的PCIe 5.0设计套件现已可供授权和交付。面向TSMC先进工艺的Cadence全系列设计IP解决方案还包括112G、56G、裸片到裸片（D2D）以及先进存储器IP解决方案。