日前,德州仪器(TI)宣布其65纳米工艺技术已经达标,即将投入量产,而此时距相关无线器件样片的首次推出不过8个月的时间。TI称其65纳米工艺技术可在更紧凑的空间内为各种高级应用提供更高的处理性能,同时不会导致功耗增加。TI将面向包括无线通信领域等在内的各种目标市场大量推出65纳米工艺产品。
TI首席技术官Hans Stork博士指出:“TI的发展方针是,推动自身所具有的工艺技术的开发,先在TI一座制造厂投产,然后再推广到多个制造厂和代工厂,以快速为客户实现大批量制造。在该产业中,如果我们能先行推出样片当然很好,但真正的竞争优势是要看谁能率先推出数百万片的高质量产品,这样的供应商才能立于不败之地。”
TI首先于2004年透露了其先进65纳米CMOS工艺技术的细节,并于2005年3月宣布推出无线数字基带处理器的样片。与TI 90纳米工艺相比,该工艺技术使晶体管的密度增加了一倍,功能相当的设计占用面积缩小了一半,而晶体管性能却实现了高达40%的显著提升。此外,TI技术大幅降低了空闲状态下晶体管的漏电流功耗,同时还集成了可使片上系统(SoC)配置同时支持模拟及数字功能的上亿个晶体管。
TI首席技术官Hans Stork博士指出:“TI的发展方针是,推动自身所具有的工艺技术的开发,先在TI一座制造厂投产,然后再推广到多个制造厂和代工厂,以快速为客户实现大批量制造。在该产业中,如果我们能先行推出样片当然很好,但真正的竞争优势是要看谁能率先推出数百万片的高质量产品,这样的供应商才能立于不败之地。”
TI首先于2004年透露了其先进65纳米CMOS工艺技术的细节,并于2005年3月宣布推出无线数字基带处理器的样片。与TI 90纳米工艺相比,该工艺技术使晶体管的密度增加了一倍,功能相当的设计占用面积缩小了一半,而晶体管性能却实现了高达40%的显著提升。此外,TI技术大幅降低了空闲状态下晶体管的漏电流功耗,同时还集成了可使片上系统(SoC)配置同时支持模拟及数字功能的上亿个晶体管。
免责声明:本文仅代表作者个人观点,与电源在线网无关。其原创性以及文中陈述文字和内容未经本站证实,对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺,请读者仅作参考,并请自行核实相关内容。
本文链接:德州仪器65纳米工艺通过验证,06年初
http:www.cps800.com/news/2005-12/2005121093033.html
http:www.cps800.com/news/2005-12/2005121093033.html
投稿热线 0755-82905460
邮箱 :news@cps800.com