TI 新型多核器件可实现高达 4.2GHz的处理能力满足性能与能效都至关重要的高端工业应用与嵌入式系统需求
日前,德州仪器 (TI) 宣布推出业界最低功耗 6 核 DSP,该款 TMS320C6472 器件旨在满足要求极低功耗的处理密集型应用的需求。此外,为了更便捷、更经济地评估 C6472 器件的性能,TI 还同步推出了一款多核处理器评估板 (EVM) —— TMDXEVM6472。
TI C6472 针对性能功耗比要求极高的应用进行了全面优化,从而在电源性能方面实现了突破性进展。在业界总工作频率为 3GHz 的所有多核 DSP 中,C6472 DSP 具有最高的处理性能与最低的功耗,可实现 3.7W 性能与 0.15mW/MIPS 低功耗。TI 该款低功耗 C6472 可用于支持能够驱动多通道、要求最高性能密度以及设计人员需要实现复杂功能的应用领域。此外,采用 C6472 的众多应用都无需任何外部存储器,从而不仅能够进一步改进功率曲线,同时还能大幅降低器件成本。这些器件理想适用于广泛的应用领域,如高端工业应用、测试测量、通信、医疗影像、高端成像及视频,以及刀片服务器等。为了加快在多核器件上优化运行代码的编写进程,TI 针对 C6472 提供了广泛而全面的技术支持,如评估板、功能稳健的软件库以及第三方产业环境等。
C6472 DSP 的主要特性与优势:
◎ 6 颗高速 C64X+ DSP 内核,运行频率为 500MHz、625MHz、700MHz,并能够与其他 C64X+ DSP 内核实现全面后向兼容;
◎ 高达 4.2 GHz/33600 MMAC,4.8MB 片上 L1/L2 RAM;
◎ 拥有业界最低功耗,0.15 mW/MIPS 时性能达 3GHz;
◎ 优化的 DSP 架构能够最大限度地提高片上子系统的性能。此类架构的优势之一在于,除了每个内核都具备专用的 L1 和 L2 存储器外,C6472 还具备每数据存储器 768KB 的共享 L2 程序以及共享存储控制器,能够实现高效而灵活的DSP 内核间通信;
◎ 包含丰富的器件外设,如千兆以太网、串行高速 IO (SRIO)、DDR2、电信串行接口端口 (TSIP)、主机端口接口 (HPI)、Utopia、内置集成电路 (I2C) 总线以及通用输入/输出 (GPIO)。
- 1
- 2
- 总2页
来源:德州仪器
http:www.cps800.com/news/2009-11/200911514575.html