| 内 容： |
东芝日前开发成功了通过动态控制SoC（系统级芯片）的工作电压与工作频率，降低耗电量的耗电控制技术（发布资料（日文））。目的是降低SoC工作时的耗电量，该公司称之为“部分fV控制技术”。据介绍，目前已经采用90nm工艺CMOS技术，试制出采用该技术的LSI，并且已经完成了基本功能测试。今后，将逐渐应用于自行开发的SoC，以及客户订购的ASIC中。预计采用该技术的产品将于2005年内亮相。
用来控制SoC工作电压与工作频率的耗电控制技术，索尼与美国全美达等多家公司已经投入实际应用。不过，这些现有技术对工作电压与工作频率实施控制的单位是整个LSI。而东芝此次开发的技术，其特点是能够以集成于LSI中的特定电路块为单位，单个设置工作电路与工作频率。因此，假如在某个电路块中采用了这次的耗电控制技术，那么通过将其作为IP内核进行移植，就能很容易地重新应用于其他LSI。东芝准备利用这一特点，缩短SoC的设计周期。
东芝采用“部分fV控制技术”试制的芯片是集成处理器内核“MeP（媒体嵌入处理器）”的便携终端用SoC。据悉，对某个电路块应用此技术后，业已证实将该电路块的耗电量降低了40%。
作为面向SoC的耗电控制技术，东芝过去就已经实际使用了“Selective-MT技术”。此技术的目的是降低SoC待机时的耗电量。该公司今后准备结合采用“部分fV控制技术”与“Selective-MT技术”，构筑产品设计环境——“东芝低耗电平台”。东芝将在“2005年电子设计与解决方案展（EDSFair 2005，1月27日在日本横滨Pacifico会展中心开幕）”上展出该平台。 |
|